[重庆]川渝两省市发布利泽航运枢纽工程建设封
加入技术交流群
实验任务
用与非门和异或门设计一个1位全加器电路，然后在实验板上实现自己设计的逻辑电路，并验证是否正确。
在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加。这种运算称为全加，所用的电路称为全加器。按照二进制加法运算规则，可以得到如下表所示全加器真值表。其中，A、B是两个加数，CI是来自低位的进位，S是相加的和，CO是向高位的进位。将S、CO和A、B、CI的关系写成逻辑表达式则得到：
S=CI’A’B+CI’AB’+CIA’B’+CIAB=A⊕B⊕CI
CO=CI’AB+CIA’B+CI’AB’+CIAB=AB+AC+BC
1位全加器程序清单adder1.v
module adder1 (
input wire a, //输入的低位进位及两个加数cin、a、b
input wire b,
input wire cin,
output wire sum, //输出的和与进位
output wire cout );
wire s1,s2,s3; //定义中间变量
xor (s1,a,b); //调用基本异或门
xor (sum,s1,cin);
nand (s2,a,b); //调用基本与非门
nand (s3,s1,cin);
and (cout,s2,s3);
endmodule
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
